지난 40년 동안 실리콘 집적회로의 트랜지스터 집적도는 18개월마다 두 배식 증가했다. ‘무어의 법칙’이 적용됐다.

시장은 한정된 공간의 고성능 전자기기에 더 많은 트랜지스터를 집적할 것을 요구했다. 그 결과, 지금 물질 자체를 새로 개발하거나 공정 또는 소자 구조를 개선해 나노 단위의 트랜지스터를 개발하기에 이르렀다.

하지만 유전층의 두께나 채널의 길이 같은 트랜지스터 단위가 물리적 한계에 다다르면서 소자 집적도 증가는 더 이상 무어의 법칙을 따를 수 없게 됐다.

최근 용액 공정이 가능한 유기전자재료와 인쇄기술의 융합은 플렉서블 집적회로 신기술로 새로운 변혁을 예고하고 있다.

인쇄 공정을 이용한 회로제작 방식은 포토리소그래피 공정과 비교해 시간 및 비용을 획기적으로 절감할 수 있고, 대면적 공정도 가능하다.

또 낮은 공정 온도 덕분에 플렉서블 디스플레이나 인체에 부착할 수 있는 바이오 센서, 사물인터넷을 위한 일회용 전자라벨 등 다양한 유연 플라스틱 전자 제품을 만들 수 있다. 차세대 기술로 주목받는 이유다.
 
하지만, 인쇄 회로는 이런 장점에도 트랜지스터 집적도가 낮아 상용화에 어려움을 겪고 있다.

일례로 잉크젯 공정은 낮은 정확도와 큰 배선폭으로 인해 트랜지스터 집적도를 1cm2 당 수십 개 이하로 제한, 아직 100개 이상을 집적한 회로는 만들지 못하고 있다.

이를 극복하기 위한 방안으로 트랜지스터 위에 트랜지스터를 적층하는 3차원 집적 인쇄 방식이 등장해 관심을 모으고 있다.

3차원 적층기술은 트랜지스터가 차지하는 면적을 줄여줄 뿐만 아니라 회로 배선 효율을 증대시켜 준다. 

듀얼 게이트 구조 트랜지스터를 사용하면 스위칭 전류를 큰 폭으로 상승시킬 수 있다. 또 3차원 집적 구조에서는 각 층마다 서로 다른 두께의 유전층을 사용할 수 있어 유전층 두께를 조절하는 것으로 정밀하게 정합할 수도 있다.

내화학성과 전기 절연성이 우수한 유전층을 사용하면 하단에 기 제작한 트랜지스터에 화학적 손상이나 성능의 열화를 주지 않고도 상단 트랜지스터를 인쇄할 수 있다.

인쇄공정은 칩을 접합할 때 추가 공정을 요하는 실리콘 3차원 집적 회로와 달리 단층 인쇄 공정을 반복하는 것만으로도 트랜지스터를 적층할 수 있다.  지속적인 3차원 트랜지스터 집적도 가능할 것으로 기대한다.

지난 40년 동안 실리콘 전자 산업을 지배해 온 ‘무어의 법칙’은 인쇄전자 산업에서도 동일한 성장 동력으로 작용할 것이다. 이를 위한 새로운 법칙을 증명해 대한민국이 미래 신산업을 이끄는 선두주자로 우뚝 서기를 기대한다.