계면공학법으로 성능 유지·물성 개선
KAIST(총장 이광형) 연구팀이 미국 대학과의 공동연구를 통해 고분자 반도체와 회로기판의 경계면을 개선하는 새로운 계면 개질법을 개발했다고 24일 발표했다.
강지형 KAIST 신소재공학과 교수와 문재완 버클리 대학교 박사, 제난 바오 스탠퍼드 대학교 교수 연구팀은 이를 통해 고성능 스트레처블 고분자 반도체 구현을 위한 설계 방향을 새롭게 제시했다고 밝혔다.
고분자 반도체는 실리콘 기반 반도체와 다르게 탄소를 기반으로 구성, 상대적으로 낮은 가격과 대면적 공정이 가능하다는 장점으로 추후 유연 소자, 태양전지, OLED 등에 응용할 수 있는 차세대 반도체 재료로 통한다.
하지만 고분자 반도체는 결정구조를 많이 가질수록 전기적 성능이 좋아지는 반면 응력에 취약해 쉽게 깨지는 문제가 있다.
이를 해결하기 위해 연구팀은 기존 문제 해결 방식인 분자구조의 변화, 첨가제 이용 등을 벗어나 기판과 고분자 반도체 사이의 계면을 개질하는 새 방법을 제시했다. 이런 계면 공학법을 통해 전기적 성질을 유지하면서도 기계적 물성을 크게 개선했다고 밝혔다.
계면 개질이 이뤄진 고성능 고분자 반도체는 최대 110%의 변형률까지 눈에 띄는 균열이 발견되지 않았으며, 이는 기존의 같은 반도체가 30% 변형률에서 크게 균열을 보인 것에 비해 크게 발전한 것이라고 연구팀은 강조했다.
또 이런 접근법은 특정 고분자 반도체에 국한하지 않고 다양한 고분자 반도체, 고분자 전도체, 금속 전도체에 적용 가능하다는 장점이 있다고 밝혔다.
강지형 교수는 "이번 연구는 스트레처블 고분자 반도체 구현을 위한 설계 방향을 새롭게 제시했다는 점에서 의미가 있다ˮ며 "이번에 개발된 계면 공학법은 급속도로 성장하고 있는 유연소자 시장에 게임 체인저가 될 것으로 기대된다ˮ고 말했다.
이번 연구 결과는 나노 재료 분야 국제 학술지 `네이처 나노테크놀로지' 온라인판에 10일 게재됐다.
한편 이번 연구는 한국연구재단의 우수신진연구사업, 나노소재기술개발사업 미래기술연구실, 삼성종기원 과제의 지원을 받아 수행했다.
이성관 기자 busylife12@aitimes.com
무단전재 및 재배포 금지
기사제보 및 보도자료 news@aitimes.com