美 IARPA, 육군 연구소와 '애자일' 프로그램 가동...
인텔, 퀄컴, AMD, 조지아 공대, 인디애나 대학, 시카고 대학 동참
데이터 액세스, 이동 및 저장에 최적화된 컴퓨터 아키텍처 개발 추진

칩 제조업체는 데이터 분석 임무를 효율적으로 수행하는 데 도움이 되는 새로운 컴퓨터 아키텍처를 모색한다.(사진=셔터스톡)
칩 제조업체는 데이터 분석 임무를 효율적으로 수행하는 데 도움이 되는 새로운 컴퓨터 아키텍처를 모색한다.(사진=셔터스톡)

대규모 데이터 분석 애플리케이션이나 데이터 집약적 애플리케이션을 처리할 수 있는 혁신적이면서도 에너지 효율이 높은 컴퓨터 아키텍처 연구가 시작됐다. 

컴퓨팅 설계를 확장할 수 있는 능력이 한계점에 도달함에 따라 인텔, 퀄컴, AMD 등 칩 제조업체들이 대체 아키텍처 개발에 머리를 맞댔다. 

미국 정보고등연구기획국(IARPA)이 미 육군(US Army) 연구소와 함께 인텔리전스 커뮤니티가 데이터 분석 임무를 효율적으로 수행하는 데 도움이 되는 '스파스 컴퓨팅' 기반의 새로운 컴퓨터 아키텍처를 설계하는 애자일(AGILE: Advanced Graphic Intelligence Logical Computing Environment) 프로그램을 공개했다고 HPC와이어가 23일(현지시간) 보도했다.

현재 컴퓨터 아키텍처는 데이터의 급증을 따라잡지 못해 비효율적이다. 사용자는 가속기 및 기타 리소스가 있는 컴퓨팅 허브로 전송된 데이터의 처리 결과를 수신하기 위해 몇 시간 동안 기다려야 한다.

반면 이번에 시도하는 새로운 접근 방식은 데이터 이동 거리를 단축하고 정보를 보다 효율적이고 지능적으로 처리하며 결과를 더 빠르게 생성하는데 초점을 맞췄다. 애자일 프로그램의 목적은 복잡한  데이터 스트림 및 구조를 액세스, 이동 및 저장하기 위한 새로운 시스템 수준 지능형 메커니즘을 개발하는 것이다. 

특히 스파스 컴퓨팅 접근 방식은 거의 실시간으로 결과를 생성하고 데이터가 변경됨에 따라 결과를 확인할 수 있도록 데이터 이동 문제를 해결하는 것이다.

현재의 네트워크와 인터페이스는 데이터를 장거리로 이동하게 해 컴퓨팅 속도를 저하시킬 수 있다. 스파스 컴퓨팅은 데이터 이동 거리를 줄이고 가장 가까운 칩에서 데이터를 스마트하게 처리한다.

애자일 프로그램의 기술접근 방식 (사진=IARPA)
애자일 프로그램의 기술접근 방식 (사진=IARPA)

윌리엄 해로드 애자일 프로그램 책임자는 "더 나은 가속기를 만든다고 해서 데이터 이동 문제가 해결되지는 않을 것이기 때문에 미래는 더 나은 가속기를 만드는 데만 의존하는 것으로 보지 않는다"고 말했다. 폰 노이만 아키텍처를 기반으로 모델링된 현재 컴퓨팅 아키텍처에서 컴퓨팅 속도를 확장하는 것이 장기적으로 실현 가능하지 않다는 것이다.

현재까지 모든 범용 컴퓨터가 폰 노이만 아키텍처를 따르고 있다. 폰 노이만 구조는 중앙처리장치(CPU), 메모리, 프로그램 세 가지 요소로 구성되어 있다. CPU와 메모리는 서로 분리되어 있고 둘은 버스를 통해 연결된다. 계산이 필요할 때마다 메모리 안의 프로그램과 데이터를 CPU로 전달해 계산을 처리한다.

하지만 이 방식에는 계산 속도가 기억장치 속도에 영향을 받는 치명적인 단점이 있다. 기억장치의 속도가 전체 시스템 성능 저하를 야기하게 된다.

또 장거리 데이터 이동에 드는 에너지 비용이 낭비라는 것이다. 2015-2016년 기간에 20메가와트로 실행되는 엑사급 시스템을 만드는 것이었지만 훨씬 더 오래 걸렸다. 올해 초 세계 최초로 엑사스케일 슈퍼컴퓨터로 등극한 프론티어는 21메가와트를 소비한다.

해로드는 "우리는 믿을 수 없을 정도로 희소 데이터 세트(유효한 데이터가 적음)를 가지고 있으며 데이터 세트에서 수행되는 작업은 매우 적다. 따라서 많은 데이터 이동을 수행하지만 데이터에 대해 많은 작업을 수행하지는 않는다. 실제로 원하는 것은 데이터의 처리 속도를 높이는 것이 아니라 데이터를 효율적으로 이동하는 것이다"라고 설명했다.

애자일 프로그램의 연구과제 (사진=IARPA)
애자일 프로그램의 연구과제 (사진=IARPA)

일반적으로 컴퓨팅은 네트워크에 광범위하게 분산된 소스(source)로 부터 데이터를 가져와 결과를 생성한다. 그러나 스파스 컴퓨팅 모델은 기존의 고밀도 컴퓨팅 모델을 보다 분산된 비동기 컴퓨터 시스템으로 분해해 지역화된 데이터를 처리하게 함으로써 데이터 이동 시간을 단축한다.

예를 들어 고대역폭메모리(HBM)와 같은 일부 기술은 이미 존재한다. HBM 기술은 대역폭을 높이기 위해 버스의 폭을 넓히는 것 외에, 메모리 칩의 크기를 줄여 새로운 설계 형식으로 적층해 엘리베이터처럼 HBM 칩의 레이어 사이를 움직이는 방법으로 데이터 비트의 이동에 필요한 시간을 크게 줄인다. 기판에서 CPU와 GPU 바로 옆에 HBM을 배치하면 CPU/GPU와 메모리 간의 데이터 이동에 필요한 전력도 낮아진다. 

IARPA는 AMD, 조지아 공대, 인디애나 대학, 인텔, 퀄컴, 시카고 대학 등과 6건의 애자일  연구과제 계약을 체결했다. 각 연구 결과로 제안된 새로운 아키텍처는 FPGA 가속 시뮬레이션 플랫폼인 파이어심(FirSim)에서 검증해야 한다.

AGILE 테스트 및 평가 팀으로 로렌스 버클리 국립 연구소, 샌디아  국립 연구소 및 퍼시픽 노스이스트  국립 연구소 등이 참여한다.

다음은 이들 6개 파트너의  접근방식을 보여주는 개념도다.

박찬 위원 cpark@aitimes.com

키워드 관련기사
  • 세레브라스, 엑사스케일 AI 슈퍼컴퓨터 구축
  • 불붙은 차세대 슈퍼컴퓨팅 반도체 경쟁
  • AMD, 데이터 센터 CPU ‘제노아’ 출시